机译:采用65 nm超低功耗CMOS技术的1.1 GHz 12μA/ Mb泄漏SRAM设计,并具有针对移动应用的集成式减少泄漏功能
机译:采用65 nm超低功耗CMOS技术的1.1 GHz 12 $ mu $ A / Mb泄漏SRAM设计,具有针对移动应用的集成式泄漏减少功能
机译:阈值电压变化较大时双V {sub}(th)技术的漏电降低分析
机译:通过VTH变化的概率分析,双VDD和双VTH设计中的泄漏功率降低
机译:使用EDA工具中的混合Vth单元库集成双Vth设计流程。
机译:新方法以确定标准细胞库设计中泄漏功率的方法
机译:Vth变化概率分析中双Vth设计的泄漏功率降低
机译:协同研究:不确定性下概率分析与设计的模型简化。